97免费无-97免费在线-97免费在线视频-97免费在线视屏-97欧美精-97碰公

　　目前市場上可用的現(xiàn)場可編程器件范圍比幾年前要大得多。由此產(chǎn)生的首字母縮略詞和適當(dāng)應(yīng)用程序的重疊足以讓任何設(shè)計(jì)人員為他們最喜歡的微控制器而奔跑。

　　現(xiàn)場可編程器件 (FPD) 或可編程邏輯器件 (PLD) 與標(biāo)準(zhǔn)微控制器的不同之處在于，對(duì) FPD 進(jìn)行編程實(shí)際上會(huì)改變器件的硬件。微控制器可以被告知系統(tǒng)地執(zhí)行程序，一次執(zhí)行一條指令。執(zhí)行速度通常由內(nèi)部或外部時(shí)鐘控制，每個(gè)時(shí)鐘周期執(zhí)行一條指令。對(duì)于正常的慢信號(hào)應(yīng)用，這個(gè)系統(tǒng)很好。但是，如果應(yīng)用需要同時(shí)進(jìn)行 I/O 讀取和/或高速信號(hào)處理，則設(shè)備需要具有專用的硬件路徑。使用 FPD，用戶可以通過編程接口定義和創(chuàng)建這些硬件路徑。這些器件需要非易失性存儲(chǔ)器，例如閃存或NVRAM，以在斷電的情況下保持其配置。

　　簡單可編程邏輯器件 (SPLD)

　　對(duì)于只需要同時(shí)處理少量 I/O 的應(yīng)用程序，SPLD 可能就足夠了。這些器件通常僅由十幾個(gè)宏單元組成，通常是 FPD 中最小、最便宜、功耗最低的。Atmel 廣受歡迎的 ATF16xV8 系列具有 8 個(gè)宏單元的器件，峰值功率下的功耗低于 250mW，封裝小至 4x6mm。SPLD和專用可編程邏輯(如可編程邏輯陣列(PLA或PAL))之間的界限模糊，這些邏輯陣列通常用于執(zhí)行類似的功能。

　　復(fù)雜可編程邏輯器件 (CPLD)

　　當(dāng)您的應(yīng)用肯定需要可編程器件，但實(shí)際上只需要 32 到 1000 個(gè)左右的宏單元時(shí)，CPLD 就是您的答案。這些器件通常具有較高的輸入與邏輯門比，非常適合需要大量同時(shí) I/O 但數(shù)據(jù)處理量相對(duì)較低的應(yīng)用。CPLD 比 SPLD 密度更高，并且在小封裝中提供更高的功能。Cypress 的 Flash370 系列器件在 14x14mm 封裝中提供 32 到 128 個(gè)宏單元。雖然 SPLD 往往在 5V 下工作，但 CPLD 的行為更像 FPGA，通常需要在較高電流下提供較低的電壓。最常見的是，CPLD從1.8V或3.3V電源為每條I/O線消耗高達(dá)50mA的電流。

　　現(xiàn)場可編程門陣列 (FPGA)

　　FPGA是當(dāng)前 FPD 世界的巨頭，為從服務(wù)器刀片到救生機(jī)器人的所有東西提供腦力。此類別涵蓋了廣泛的價(jià)格、能力和尺寸。萊迪思半導(dǎo)體的LatticeEC系列提供130nm技術(shù)解決方案，采用20x20mm封裝，具有數(shù)千個(gè)電池片，價(jià)格低于10美元。另一方面，Altera 的 Stratix V 系列使用 28nm 技術(shù)來創(chuàng)建針對(duì)以帶寬為中心的數(shù)據(jù)密集型應(yīng)用進(jìn)行優(yōu)化的器件。這些器件的成本從幾百美元到幾千美元不等，并且通常需要非常精確的電源管理系統(tǒng)來提供運(yùn)行所需的高電流、低壓電源軌。 參考設(shè)計(jì)提供了有關(guān)如何通過適當(dāng)?shù)臅r(shí)序來為內(nèi)核(0.9V，高達(dá)68A)和I/O電源軌供電，以避免損壞器件的指導(dǎo)。安全運(yùn)行高性能 FPGA 所需的嚴(yán)格電源和熱管理可能令人生畏，但這些器件的功能是當(dāng)今市場上其他任何器件都無法比擬的。

相關(guān)推薦：

可編程邏輯器件芯片選型